(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-237393 (P2001-237393A)

(43)公開日 平成13年8月31日(2001.8.31)

(51) Int.Cl.7		識別記号	FΙ		テーマ	コート*(参考)
H01L	27/105		H01L	21/316	X	
	21/316			21/318	В	
	21/318			27/10	444B	
	27/108				6 2 1 B	
	21/8242					
			築 春	神令 方	競争での新ル 〇1	(46百)

(21)出願番号 特願2000-399178(P2000-399178) (71)出顧人 599158797 インフィネオン テクノロジース アクチ (22)出顧日 平成12年12月27日(2000.12.27) エンゲゼルシャフト ドイツ連邦共和国 ミュンヘン ザンクト (31)優先権主張番号 1000005.3 マルティン シュトラーセ 53 (32)優先日 平成12年1月3日(2000.1.3) (72)発明者 ヴァルター ハルトナー (33)優先権主張国 ドイツ (DE) ドイツ連邦共和国 ミュンヘン ザルツメ ッサーシュトラーセ 6

> (72)発明者 ギュンター シンドラー ドイツ連邦共和国 ミュンヘン ウンゲラ ーシュトラーセ 19

(74)代理人 100061815 弁理士 矢野 **敏雄** (外4名)


最終頁に続く

(54) 【発明の名称】 半導体構造索子の製造方法

(57) 【要約】

【課題】 強誘電体メモリの製造方法を提供する。

【解決手段】 半導体基板(1)上にスイッチングトランジスタ(2)を形成し、この上にアイソレーション層(4)を施し、該アイソレーション層上に白金からなる下方電極(7)及び強誘電体又は常誘電体誘電体(8)を有するメモリキャパシタを形成する。誘電体をさらなる製造工程において水素の侵入から保護するために、アイソレーション層(4)内に第1のバリア層(5)を包埋しかつメモリキャパシタの製造後に、第1のバリア層(5)と結合する第2のバリヤー層(10)を堆積させる。



1

【特許請求の範囲】

【請求項1】 半導体構造素子を製造する方法におい て、

- a) 半導体基板(1) 上にスイッチングトランジスタ (2) を形成し、
- b) スイッチングトランジスタ(2) 上にアイソレーシ ョン層(4)を施し、該アイソレーション層内に、特に 水素の侵入に対する第1のパリア層(5)を包埋し、
- c) アイソレーション層(4)上に、下方電極(7)及 び上方電極(9)並びにそれらの間に堆積した金属酸化 10 物含有層(8)を含む、スイッチングトランジスタ
- (2) と結合されたメモリキャパシタを施し、
- d) 垂直方向のエッチング工程でアイソレーション層 (4) をメモリキャパシタの外側で一定の深さまで除去 し、その際第1のバリア層を外側に向かって露出させ、
- e) メモリキャパシタ上及びアイソレーション層 (4) 上及び第1のパリア層(5)上に、特に水素の侵入に対 する第2のパリア層(10)を施すことを特徴とする半 導体構造素子の製造方法。

【請求項2】 アイソレーション層(4)を施した後に 20 該アイソレーション層内に接点孔(3)をスイッチング トランジスタ(2)のソース又はドレイン領域までエッ チングかつ導電性材料を充填し、かつ下方電極 (7) を 接点孔(3)の上方に施すことにより、スイッチングト ランジスタ(2)をメモリキャパシタと接続することを 特徴とする請求項1記載の方法。

【請求項3】 接点孔(3)の充填前に該接点孔の内壁 を、特に水素の侵入に対する第3のバリア層 (5A) で ライニングすることを特徴とする請求項2記載の方法。

【請求項4】 製造工程d)でアイソレーション層 (4)を第1のパリア層(5)の深さまで除去し、その 際場合により第1のバリア層(5)をエッチストップ層 として使用することを特徴とする請求項1記載の方法。

【請求項5】 製造工程d)でアイソレーション層 (4)を第1のパリア層(5)の下の深さまで除去する ことを特徴とする請求項1記載の方法。

【請求項6】 第1のパリア層(5)がSi3N4から なり、これを場合により減圧化学気相成長法(LPCV D) により堆積させることを特徴とする請求項1から5 までのいずれか1項記載の方法。

【請求項7】 第1のバリア層(5)が2rO2又はこ の順序で堆積した層材料SiO2-ZrO2から又は材 料A I 2 O 3、 T i O 2、 T a 2 O 5 の 1 つからなるこ とを特徴とする請求項1から5までのいずれか1項記載 の方法。

【請求項8】 第2のバリア層(10)をこの順序で堆 積した層材料SiOx-SiON-Si3N4の層組合 せから形成することを特徴とする請求項1から7までの いずれか1項記載の方法。

2

積した層材料SiOx-Si3N4の層組合せから形成 することを特徴とする請求項1から7までのいずれか1 項記載の方法。

【請求項10】 Si3N4層を堆積させる前に酸化物 又は窒化物、特に材料Ta2O5、Bi2O3、TiO 2. Al₂O₃, Nb₂O₅, MgO, V₂O₅, Ce O2、Y2O3、ZrO2、BN、A1Nの1つ並びに 希土類酸化物からなる付加的なバリア層を堆積させるこ とを特徴とする請求項8記載の方法。

【請求項11】 SiOx層及び/又はSiON層をC VD法により形成することを特徴とする請求項8又は1 0記載の方法。

【請求項12】 Si3N4層をLPCVD法により形 成することを特徴とする請求項8から11までのいずれ か1項記載の方法。

【請求項13】 第3のバリア層 (5A) がSi3N4 からなり、これを特にLPCVD法により堆積させるこ とを特徴とする請求項3記載の方法。

【請求項14】 製造工程c)で下方及び/又は上方の 電極を白金又はその他の白金族金属もしくはそれらの酸 化物から製造することを特徴とする請求項1から13ま でのいずれか1項記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、請求項1記載の半 導体構造素子の製造方法に関する。特に、本発明は、ス イッチングトランジスタ及びメモリキャパシタを有し、 そのキャパシタプレートが白金族金属を含有しかつそれ らの間に強誘電体又は常誘電体材料が誘電体として使用 されている、不揮発性のメモリセルを製造する方法に関 する。

【0002】慣用のマイクロエレクトロニック半導体メ モリ構造素子(DRAMs)は、大体において選択又は スイッチングトランジスタ及びメモリキャパシタからな り、該メモリキャパシタにおいて2つのキャパシタプレ ートの間に誘電体材料が挿入されている。誘電体として は、通常大抵は最大約8の誘電率を有する酸化物層又は 窒化物層が使用される。メモリキャパシタの小型化並び に不揮発性メモリを製造するために、明らかに高い誘電 率を有する新規のキャパシタ材料(強誘電体又は常誘電 体)が必要である。これらの材料の対は、刊行物W. Hoe nlein著 "NeueDielektrika fuer Gbit-Speicherchip s", Phys. Bl. 55 (1999)に挙げられている。高い集積 密度の不揮発性半導体メモリ構造素子において使用する ために強誘電体キャパシタを製造するためには、例えば 強誘電体材料、例えばSrBi2(Ta, Nb)2O9 (SBTX dSBTN), Pb (Zr, Ti) O3 (P ZT)、又はBi4Ti3O12(BTO)をキャパシ タプレート間の誘電体として使用することができる。し 【請求項9】 第2のバリア層 (10) をこの順序で堆 50 かしまた、常誘電体材料、例えば (Ba, Sr) TiO

3

3 (BST) を使用することもできる。

【0003】しかしながら、これらの新規の誘電体、強誘電体又は常誘電体の使用は、半導体製造技術に新たな挑戦を迫る。即ち、まずこれらの新規の材料は、もはや伝統的電極材料多結晶シリコンと組合せることができない。従って、不活性電極材料、例えば白金族金属又はそれらの導電性酸化物(例えばRuO2)を使用しなければならない。このための理由は、強誘電体の堆積後に該強誘電体は酸素含有雰囲気内で約550~800℃の温度で数回熱処理(状態調節)しなければならないことにしある。従って、強誘電体と電極との不所望の化学反応を回避するために、該電極は少なくとも白金又は別の十分に熱安定性かつ不活性材料、例えば別の白金族金属(Pd、Ir、Rh、Ru、Os)から製造される。

【0004】メモリキャパシタを集積するために、水素含有雰囲気内で行われる製造工程が必要である。例えば金属化部及びトランジスタの状態調節のためには、95%が窒素(N2)及び5%が水素(H2)からなる保護ガス(Formiergas)内での熱処理が必要である。しかしながら、処理されるメモリキャパシタ、即ち誘電体への20水素の侵入は、還元反応により誘電体の酸化物セラミックの崩壊を惹起することがある。さらに、窒化シリコン不動態化層もしくは金属間酸化物のプラズマアシステッド堆積(PECVD)は、層内の高い水素含量に基づき誘電体の強誘電体もしくは常誘電体材料の還元を惹起する。

【0005】技術の現況においては、従来、前記問題を メモリキャパシタに不動態化層を堆積させることにより 解決することが試みられた。例えばUS-PS5,52 3,595には、半導体構造素子の製造方法が記載さ れ、該方法は、スイッチングトランジスタを半導体基板 内に形成し、該スイッチングトランジスタ上に第1のア イソレーション層を堆積させ、該第1のアイソレーショ ン層上にスイッチングトランジスタと結合した強誘電体 メモリキャパシタを形成し、該メモリキャパシタの上方 に第2のアイソレーション層を施しかつこの上にTiO Nからなる水素の侵入に対するバリア層を堆積させる。 この従来公知のバリア層により、メモリキャパシタの上 方電極を通過する水素の侵入が防止される。もちろん、 第1のアイソレーション層を通過する水素の拡散も可能 40 であり、かつさらに第1の電極及び下方電極を通過して 誘電体内への拡散も可能でありかつそれによりメモリキ ャパシタの崩壊が生じることがある。他面では、保護ガ ス内の水素成分は放棄することができない。それという のも、水素により自由結合(ダングリングボンド "dang ling bonds") は半導体内、特に電極に対する境界面で 及びゲート酸化物内で飽和されるべきであるからでる。 この場合、メモリキャパシタの下方電極を通る水素の拡 散及び強誘電体の引き続いての飽和は排除されない。

[0006]

4

【発明が解決しようとする課題】従って、本発明の課題は、強誘電体又は常誘電体材料を誘電体のために使用するメモリキャパシタを十分に水素の侵入に対して保護することができる半導体メモリを製造する方法を提供することである。

[0007]

【課題を解決するための手段】この課題は、本発明により、

- a) 半導体基板上にスイッチングトランジスタを形成 し、
- b) スイッチングトランジスタ上にアイソレーション層 を施し、該アイソレーション層内に、特に水素の侵入に 対する第1のバリア層を包埋し、
- c) アイソレーション層上に、下方電極及び上方電極並びにそれらの間に堆積した金属酸化物含有層を含む、スイッチングトランジスタと結合されたメモリキャパシタを施し、
- d) 垂直方向のエッチング工程でアイソレーション層を メモリキャパシタの外側で一定の深さまで除去し、その 際第1のバリア層を外側に向かって露出させ、
- e)メモリキャパシタ上及びアイソレーション層上及び 第1のバリア層上に、特に水素の侵入に対する第2のバ リア層を施すことを特徴とする半導体構造素子を製造す る方法により解決される。

【0008】この場合、金属酸化物含有層は好ましくは 強誘電体又は常誘電体材料である。

【0009】好ましくは、アイソレーション層を施した後に該アイソレーション層内に接点孔をスイッチングトランジスタの接続領域、例えばMOSスイッチングトランジスタのドレイン領域までエッチングかつ導電性材料を充填し、かつ引き続きスイッチングトランジスタの下方電極を少なくとも部分的に接点孔の上方に施す形式で、スイッチングトランジスタとメモリキャパシタと接続する。この場合付加的に、接点孔の充填前に該接点孔の内壁を、特に水素の侵入に対する第3のパリア層でライニングすることもできる。それにより、付加的に水素が導電性材料が充填された接点孔(プラグ)内に拡散侵入しかつ接点孔の導電性材料及び下方電極を経て金属酸化物層内に侵入することが阻止される。それにより、製造されたメモリキャパシタは完全にパリア層により封入される。

【0010】選択的に、製造工程d)で第1のアイソレーション層を第1のバリア層の深さまで除去することができ、その際場合によりバリア層をエッチストッパ層として使用することことができる。これに対して選択的に、製造工程d)でアイソレーション層を第1のバリア層の下の深さまで除去することもできる。

【0011】第1のバリア層は、有利に Si_3N_4 から 製造され、この際減圧化学的気相成長法(LPCVD) が特に良好な結果をもたらす。第1のバリア層の材料と しては、 ZrO_2 もしくは SiO_2/ZrO_2 を選択することもできる。技術の現況で自体公知の材料 Al_2O_3 、 TiO_2 、 Ta_2O_5 を、第1のパリア層のための材料として使用することもできる。

【0012】第1のアイソレーション層内にエッチングされた接点孔の内壁をライニングする第3のバリア層のために、原理的に第1のバリア層のためと同じ材料を使用することができる。第3のバリア層のための材料としてSi3N4層を選択するためには、この場合も堆積はLPCVDにより行う。

【0013】メモリキャパシタ上に堆積した第2のバリ ア層は、SiOx-SiON-Si3N4層組合せから 構成されていてもよく、この場合にはまず好ましくはC VD (chemical vapour deposition) によりSiOx層 を成長させ、引き続き同様に好ましくはCVDでSiO N層を堆積させかつ最後に好ましくはLPCVDでSi 3N4層を施す。この場合、誘電体の強誘電体又は常誘 電体材料を、Si3N4層のLPCVD堆積の際に生じ る比較的大量の水素から保護するために、付加的に層組 合せの下又は層組合せの個々の層の間に酸化物又は窒化 20 物バリア層(X層)を堆積させることができる。従っ て、層組合せの層構造は、例えばX-SiO2-SiO N-Si3N4XUSiO2-X-SiON-Si3N 4である。X層のための材料としては、例えばTa2O 5、Bi2O3、TiO2、Al2O3、Nb2O5、 MgO, V2O5, CeO2, Y2O3, ZrO2, B N、AIN並びにあらゆる希土類酸化物を使用すること ができる。さらに酸化シリコン層のCVD堆積の結果と して強誘電体又は常誘電体の損傷をアニールするため に、付加的に好ましくはSiOx堆積の後に熱処理を行 30 う。

[0014]

【実施例】以下に、図面により本発明の実施例を詳細に 説明する。図面には、それぞれ本発明による方法の異な る段階における半導体構造素子の断面図が示されてい る。

【0015】図1に示した実施例によれば、まず半導体基板1(例えばシリコンからなる)上にMOSスイッチングトランジスタ2を、ドーピングによりドレイン領域とソース領域を形成し、それらの間に、通路の上方に配 40置されたゲートによりその導電性を制御することができるチャンネルを生ぜしめることにより製造する。該ゲートは、メモリ構造要素のワード線WLにより形成されているか又はワード線と接続されていてもよい。引き続き、MOSスイッチングトランジスタ2を、通常酸化物、例えばSiO2(TEOS)又はBPSG(ホウ燐ケイ酸ガラス)で被覆する。

【0016】本発明に基づき、アイソレーション層4に 第1のパリア層5を包埋する。従って、まずアイソレー ション層4の第1の部分層を施し、次いでこの第1の部 50 6

分層の上にバリア層 5 を堆積させかつ引き続きバリア層 5 の上にアイソレーション層 4 の第 2 の部分層を施す。バリア層 5 のためには、水素に対して可能な限り不透過性である材料を選択する。このために極めて好適であるのは、特に良好な品質及び孔不含性で減圧化学気相成長法(LPCVD)により堆積させることができる窒化シリコン、特にSi3N 4 である。しかしながら、別の窒化物層又はH 2 バリアとして機能する別の層を使用することができる。

【0017】引き続き、アイソレーション層4及びバリア層5により形成された層構造にMOSスイッチングトランジスタ2のドレイン領域の上に接点孔を垂直方向にエッチングしかつ導電性材料、例えばドープした多結晶シリコンを充填する。引き続き、充填した接点孔3の上に酸化バリア6を施す。

【0018】引き続き、アイソレーション層4の上に、まず白金又は別の白金族金属もしくはそれらの導電性酸化物からなる下方電極7を接点孔の上方に施しかつ図示されているようにメサ状に構造化する。それにより、下方の電極7はMOSスイッチングトランジスタ2のドレイン領域と導電性多結晶シリコンが充填された接点孔3と電気的に結合される。次いで、下方の電極7上に、キャパシタ誘電体を形成する強誘電体又は常誘電体材料の誘電体層8を堆積させる。この層8は、構造化された下方電極7を完全に全ての面に向かって覆いかつ横方のに踏段状に下方電極7を越えて延びる。誘電体層8に、白金又は別の白金族金属もしくはそれらの導電性酸化物からなる上方電極9を同様に完全に前面に向かって覆うように堆積させかつ従って同様に階段状に構造化された下方電極7の両側で横方向に延びる。

【0019】従って、図1に示されているような半導体構造素子が製造される。

【0020】引き続き、メモリキャパシタの垂直方向のメサ状構造化を実施する。これは図2a及び2bにより示されているように、2つの異なる実施態様で行うことができる。

【0021】第1の実施態様(図2a)においては、メモリキャパシタの周りに垂直方向のメサ構造をアイソレーション層4内にエッチングし、その際垂直方向のエッチング工程を精確にパリア層5まで実施する。この場合、場合によりバリア層3は同時にエッチストッパの機能を担うことができる。この垂直方向のエッチング工程は、エッチングされたメサ構造の外部のバリア層5の上方表面が外側に向かって露出される結果をもたらす。次いで、得られた構造に第2のバリヤー層10を施す。

【0022】第2の実施態様(図2b)においては、同様にメサ状の構造を垂直方向のエッチング工程によりメモリキャパシタの周りに形成する。しかしながらこの場合には、アイソレーション層4内への垂直方向のエッチング工程をバリア層5を越えて実施するので、メサ構造

の外部のバリア層 5 は完全に除去される。エッチング工程は、バリア層 5 の下の一定の深さまで行いかつ次いで停止させる。次いで、得られた構造に、第2のバリヤー層 1 0 を施す。それに伴い、第2の実施態様では、バリア層 5 上のエッチストッパは不必要である。しかしながら、このことはトポロジー、即ちエッチングされたメサ構造の高さの増大で購われる。

【0023】両者の実施態様においては、第2のバリヤー層10を施すことは、該バリヤー層が一定の区分で第1のバリア層5と結合されるということを惹起する。こ 10の区分は、メサ構造の周りの閉じた軌道上を延びかついわばエッチングされたメサ構造の下方領域において外部輪郭を形成する。第1の実施態様においては、第2のバリヤー層10を、メサ構造の外部の領域においてなお完全に得られた第1のバリア層5上に完全に施す。それに対して、第2の実施態様においては接触を、第1のバリア層5が垂直方向でエッチングされた側面で外側に露出する狭い区分で行う。

【0024】第2のバリヤー層10は、まずSiOxか らなる第1の層、次いでSiONからなる第2の層及び 20 最後にSi3N4からなる第3の層を施す層組合せによ り形成する。初めの2つの層はCVD (化学気相成長 法)により形成することができるが、一方Si3N4は LPCVD (low pressure chemical vapour depositio n:減圧化学気相成長法)により形成することができ る。メモリキャパシタの誘電体を、Si3N4層のLP CVD堆積の際に生じる比較的大量の水素(H2)から 保護するために、付加的な酸化物又は窒化物バリヤー層 (X層) を堆積させることができる。このX層は、第1 の層として、従ってなおSiO2の堆積前に、又は層組 30 合せの内部で施すことができる。従って、層組合せとし ては、例えばX-SiO2-SiON-SiN又はSi O2-X-SiON-SiNに基づく層構造を選択する ことができる。X層はSiONの形成後に施すこともで きる。酸化物又は窒化物Xバリヤー層の材料としては、 全ての熱安定性の非導電性酸化物又は窒化物、例えばT a 2 O 5 . B i 2 O 3 . T i O 2 . A l 2 O 3 . N b 2 O5. MgO, V2O5, CeO2, Y2O3, ZrO 2、BN、AlNの1つ並びにあらゆる希土類酸化物を 使用することができる。酸化シリコンのCVD堆積後 に、この堆積の結果としてのキャパシタ誘電体の万一の 損傷をアニールするために、熱処理工程を実施すること ができる。

【0025】図3には、最終的に本発明に基づき完成した半導体構造素子が示されている。明白なように、これは第1の実施態様(図2a)に基づく本発明による方法に由来するものであり、この場合にはもう1つのエッチ

8

ング工程でメサ構造の外部にあるバリア層 5 及び 1 0 が 除去されている。

【0026】しかしながら、図3に示された半導体構造素子は、なおここまで示した実施態様とは別の特徴において異なる。即ち、この場合には接点孔3は第3のバリア層5Aを備えており、これにより水素がアイソレーション層4を経て接点孔3の導電性材料内に侵入しかつそこから上に向かってメモリキャパシタに拡散侵入し得ることが防止される。第3のバリア層5Aの堆積は、接点孔エッチングの直後に実施する。好ましくは、第3のバリア層5Aは第1のバリア層5と同様にSi3N4からなりかつさらに好ましくは同様にLPCVD法が製造される。第3のバリア層5Aは完全に接点孔3の内壁を覆う。そのようにして、接点孔3を第3のバリア層5Aでライニングした後に、接点孔3に導電性材料、例えばドープした多結晶質シリコンを充填する。

【0027】従って、本発明による方法を用いると、メモリキャパシタをパリア層5,5A及び10で完全に封入することができ、それにより、製造工程でメモリキャパシタの形成後に常に存在する水素が構造素子内に侵入しかつキャパシタ誘電体の強誘電体又は常誘電体材料での損傷を惹起する可能性を防止することができる。多くの場合、バリア層5及び10を形成すれば十分である。それというのも、接点孔3自体は水素に対する極めて狭い拡散経路を形成するに過ぎないからである。しかしながら、完全な封入を達成するためには、図示されているようになお第3のバリア層5Aを接点孔3の内壁に施し、それによりメモリキャパシタの封入を完遂することができる。

【図面の簡単な説明】


【図1】製造工程c) を実施した後の本発明に基づき製造された半導体構造素子の断面図である。

【図2】 a は製造工程 d)を実施した後の本発明に基づき製造された半導体構造素子の断面図(第1実施態様)及び b は製造工程 d)を実施した後の本発明に基づき製造された半導体構造素子の断面図(第2実施態様)である。

【図3】製造工程e)を実施した後の本発明に基づき製造された半導体構造素子の断面図(第1実施態様)である。

【符号の説明】

1 半導体基板、 2 MOSスイッチングトランジスタ、 3 接点孔、4 アイソレーション層、 5 第 1のバリア層、 5 A 第3のバリア層、6 酸化バリア、 7 下方電極、 8 誘電体層、 9 上方電極、 10第2のバリア層、 WL ワード線



フロントページの続き

(72) 発明者 マルクス カストナー ドイツ連邦共和国 オットーブルン クラ イストシュトラーセ 14

(72) 発明者 クリスティーネ デームドイツ連邦共和国 ミュンヘン エーフェレシュトラーセ 14

are part of the second